More...
2008年7月
2008年8月
営業時間 9:00-17:30 商品のお見積・ご注文は当サイトで24時間承っております。
特選即納メーカ一覧 > ラティス・セミコンダクター > FPGA/CPLD
FPGA/CPLD
FPGA CPLD/SPLD
LatticeXPファミリー
特長
・不揮発性FLASHセルとSRAM技術の組み合わせで、シングル・チップ・ソリューションを提供し、 インスタント・オン(即時立ち上り)と無制限再構成をサポート ・ラティスXPデバイス内に配置された不揮発性FLASHセル・アレイは、デバイス構成を記憶 ・パワーアップ時の構成は、インスタント・オンFPGAを実現すべく1mS以内で、 FLASHメモリから構成用SRAMへ転送 ・外付け構成ビットストリームを不要とすることと、不揮発性の機密保護機能で安全性を確保 ・インスタント・オン、部品点数削減、高度な機密保持、リアル・タイム・プログラミングを必要とする所に最適 ・Vcc電圧(V) 1.2/1.8/2.5/3.3
MachXOファミリー
・CPLD と FPGA の両属性を備え、CPLD 及び低容量 FPGA で実装される バス・ブリッジ、バス・インターフェースやコントロールなどのような アプリケーションに最適 ・Vcc電圧(V) 1.2/1.8/2.5/3.3 ・Fmax(MHz) 388
ispMACH 4000V/B/Cファミリー
・超高速CPLDソリューションを提供 ・3.3と1.8ボルト間のI/O標準をサポートする一方で小電力消費と 業界をリードするスピード性能を実現 ・32から512マクロセルの集積幅を提供
ispMACH 4000Zファミリー
・業界で一番小電力のCPLD ・10μAと同等のスタンドバイ電流Icc
ispMACH 4Aファミリー
・Vcc電圧:3.3V/5.0V ・182 MHz システムパフォーマンス ・5.0ns Pin-to-Pinディレイ ・SpeedLockingパフォーマンス - Guaranteed Fixed Timing ・高い集積密度 (32-256マクロセル) ・低電力消費 ・Excellent Routability and Pin-Locking ・フレキシブルなアーキテクチャ ・Hot-Socketing Capability ・Programmable Bus-FriendlyTM or Pull-up I/Os
Power Manager II Device
・低コストシングルチップに高性能パワーシーケンス ・高精度故障検出技術を備えた電源電圧マージンとトリミング ・電源供給を高精度のしきい値コンパレータでモニタする機能 ・プログラマブル・アナログ入力は、高精度で複数の電源供給 ノード(最高12まで)の同時モニタリングをサポート ・高耐性オン-チップのCPLDが電源供給シーケンスと管理信号 生成用の制御信号を生成する最も効果的なメカニズムを提供
GALファミリー
・電圧、スピード等幅広いオプション
※試作・開発用途でのご使用を前提としており、ベーキング処理は行っておりません。
エンジニア支援商品