53. セミカスタム、 プログラマブル・ロジックICの種類と特長
電子機器メーカが所望する機能を搭載した半導体チップを入手する手法は、大きく4つに分類できます。
1つ目はカスタム・チップを設計する方法です。この手法を使えば、希望と寸分違わない機能を備えたチップを入手できますが、開発期間が長くなってしまうほかに、開発コストもかなり高くなります。2つ目は既製品(ASSP)を購入する方法です。希望する機能を備えたチップが市場に存在すればコストを大幅に抑えられます。しかし、そうしたチップが市場に存在するとは限りません。そこで現在、以下の2つの手法が主流になっています。ASICなどのセミカスタム・チップを使う手法と、FPGA/CPLDといったプログラマブル・デバイスを使う手法です。ただし、セミカスタム/プログラマブル・デバイスにはさまざまな種類があり用途(アプリケーション)に応じて使い分ける必要があります。以下で、各種セミカスタム/プログラマブル・デバイスの特長を解説します。
ICの種類 | 特長 |
---|---|
ゲートアレイ |
基本となる論理回路( ゲート回路)を、あらかじめチップ上に敷き詰めておき、ユーザーごとに個別に配線層だけを設計して作り込むセミカスタム・デバイスです。配線層を設計/製造するだけでLSIが完成するため、開発期間が短いというメリットがあります。さらに、ゲートだけ敷き詰められたマスター・チップを大量に製造できるため、コストが低く抑えられます。しかし、その一方で、標準ゲートを組み合わせて回路を構成するため、集積度や処理性能が比較的低いというデメリットがあります。 ![]() |
セル・ベース |
基本となる論理回路(ゲート回路)を、あらかじめチップ上に敷き詰めておき、ユーザーごとに個別に配線層だけを設計して作り込むセミカスタム・デバイスです。配線層を設計/製造するだけでLSIが完成するため、開発期間が短いというメリットがあります。さらに、ゲートだけ敷き詰められたマスター・チップを大量に製造できるため、コストが低く抑えられます。しかし、その一方で、標準ゲートを組み合わせて回路を構成するため、集積度や処理性能が比較的低いというデメリットがあります。 ![]() |
エンベデッド・アレイ |
ゲートアレイの下地の一部に、設計済みの機能ブロックを埋め込み、残りのロジックはゲートアレイを利用して配線するセミカスタム・デバイスです。ゲートアレイとセル・ベースの折衷タイプと言えます。 |
スタンダード・セル |
一般に、セル・ベース・タイプのASICの別称として使われます。しかし半導体メーカによっては、ゲートアレイとセル・ベース、エンベデッド・アレイの3つのタイプの総称として使われる場合もあります。 |
ストラクチャードASIC |
半導体メーカが用途ごとに必要な機能ブロックを集積したマスター・チップを複数種類用意しておき、ユーザーがこれらの中から最適なマスター・チップを選んで、配線層のみを設計することで所望の機能が得られるセミカスタム・デバイスです。ユーザー側から見ると、ゲートアレイやセル・ベースに比べて、マスク・セットの開発期間やコストが抑えられるというメリットがあります。しかしその一方で、多くのユーザーに対応しようとしますと、マスター・チップの種類をたくさん揃えなければならないため、半導体メーカ側には大きなデメリットになってしまいます。 |
FPGA |
規模が小さい基本ロジック・セルを利用したプログラマブル・ロジック・デバイスです。各基本ロジック・セルの入出力部は配線層と接続しており、配線層の接続形態をユーザーが設計(プログラム)することで任意の機能を実現できます。設計情報(プログラム・データ)はSRAMやフラッシュ・メモリに格納し、デバイスの電源が投入されると同時に情報(データ)をダウンロードしてから動作を始めます。設計の自由度が高いというメリットがあります。ただし一方で、設計したデバイスの性能(処理速度、ゲート使用効率)は、設計者と設計ツールの能力に大きく依存するというデメリットがあります。 ![]() |
CPLD |
比較的大きな基本ロジック・セルを利用したプログラマブル・ロジック・デバイスです。FPGAに比べて設計自由度が低いですが、設計者や開発ツールの能力の違いによる性能のばらつきが低いというメリットがあります。 ![]() |