PTN3460は（組込）DisplayPort（eDP）ソースとLVDSディスプレイパネルを接続できる、（組込）DisplayPort-LVDSのブリッジデバイスです。DisplayPort（DP）入力ストリームを処理し、DP-LVDSプロトコル変換を実行してLVDS形式で処理した出力ストリームを伝送します。
PTN3460はDPソース（CPU/GPU/チップセットなど）用受信ポートとLVDSレシーバ（LVDSディスプレイパネルコントローラなど）用送信ポートの、2つの高速ポートを備えています。PTN3460は、リンクレート1.62 Gbit/秒または2.7 Gbit/秒でDPストリームを受信でき、1レーンまたは2レーンDP動作に対応しています。DPリンクトレーニングおよび設定ではDPソースとDP Auxiliary（AUX）チャンネルを通じて通信します。
シングルバスまたはデュアルバスLVDSシグナリングをサポートしています。対応色深度は18ビット/ピクセルまたは24ビット/ピクセル、クロック周波数は最大112 MHzです。LVDSデータパッキングはVESAまたはJEIDA形式で行えます。また、DP AUXインターフェイスはI²C-over-AUXコマンドを伝送し、LVDSパネルとのEDID-DDC通信をサポートしています。EDID ROM未搭載のパネルに対応するため、PTN3460はシステムビデオBIOSを変更しなくてもEDID ROMの動作をエミュレート可能です。
PTN3460は、多様なプラットフォーム環境下に最適に対応できる高い柔軟性を備えています。マルチレベル設定ピン、DP AUXインターフェイス、I²Cバスインターフェイスの3種類の設定オプションをサポートしています。PTN3460の電源は3.3 Vのみまたは3.3 V / 1.8 Vのデュアル電源で、0.4 mmピッチのHVQFN56 7 mm x 7 mmパッケージで提供しています。
-
PTN3460BS/F4Y
1個: 250円
- DP v1.1a/v1.2、eDP v1.1/v1.2、WUXGAの解像度まで対応
- 最大2レーンのDP MainLink(1.62/2.5Gbit/s)、2chのLVDS Busをサポート
- EDIDストラクチャv1.3、オンチップEDID ROMエミュレーションをサポート
- 柔軟な設定オプションを用意（I2Cバス、DP AUXチャネルによるレジスタ設定。ハードウエアピンによる設定）
- Flash-over-AUXユーティリティによるFirmwareとEDIDのアップグレード、Flash-over-DOSモードユーティリティによるEDIDのアップグレード
- HVQFN56、7mm x 7mmのパッケージで提供
-
OM11064( (e)DP-LVDS Evaluation Kit )
1個: 65,000円
- DPソースあるいはeDPソースを選択可能。
- ICの張替えで、PTN3460とピンコパチブルな他社デバイスとデバイス単体の機能比較が可能。(Parade社のPS8615など)
- 2段階の省電力モードの設定が可能 。(ただしD3モードについては弊社から提供するDPCDレジスタアクセスツールが必要)
- アジレント製差動プローブ(E5387A)用パッドを標準実装。(ただしコネクタは未実装)
- 各種ファンクションテスト、インターオペラビリティテストに最適。
デバイスの特徴
- 組込マイクロコントローラおよびオンチップ不揮発性メモリ（NVM）により、ファームウェアの更新を柔軟に行えます
- LVDSパネルの電源入/切のシーケンシングコントロール
- ファームウェア制御型パネル電源入/切シーケンスタイミングパラメータ
- 外部へのタイミング参照が不要
- EDID ROMエミュレーションにより、EDID ROM未搭載パネルでも以下に対応
- EDID構造v1.3のサポート
- 最大7種類のEDIDデータ構造をエミュレートするオンチップEDIDエミュレーション
- eDP準拠のPWM信号生成/eDPソースからのPWM信号のパススルー
DisplayPortレシーバの特徴
- DP v1.2およびv1.1aに準拠
- eDP v1.2およびv1.1に準拠
- 1または2レーンを使用したメインリンク動作（デフォルトのモードは2レーン動作）
- リデュースドビットレート（RBR）（1.62Gbit/秒）およびハイビットレート（HBR）（2.7Gbit/秒）のメインリンクレートをサポート
- 1 Mbit/秒AUXチャンネルをサポート
- ネイティブAUXおよびI²C-over-AUXトランザクションをサポート
- EMIを最小化するためダウンスプレッドをサポート
- 50 Ω終端抵抗が組み込まれ、メインリンクのレーンとAUXチャンネルのインピーダンスを整合
- 高性能自動レシーブイコライゼーションにより、最適なチャンネル補正、柔軟なデバイス配置、CPU/GPUの省電力を実現
- eDP認証オプションとしてオルタネートスクランブラーシードリセット（ASSR）とオルタネートフレーミングをサポート
- ファストリンクトレーニングとフルリンクトレーニングをサポート
- DisplayPortシンボルエラーレート測定をサポート
LVDSトランスミッタの特徴
- ANSI/TIA/EIA-644-A-2001規格に準拠
- JEIDAおよびVESAデータフォーマットに準じたRGBデータパッキングをサポート
- 25 MHz～112 MHzのピクセルクロック周波数をサポート
- 最大112メガピクセル/秒のシングルLVDSバス動作をサポート
- 最大224メガピクセル/秒のデュアルLVDSバス動作をサポート
- 18 bppと24 bppの色深度をサポート
- プログラマブルなピクセルクロック周波数のセンタースプレッドによりEMIを最小化
- デュアルLVDSバスモードで1920 x 1200（60 Hz）の解像度をサポート
- プログラマブルなLVDSシグナルスイング幅によりチャンネル減衰をあらかじめ補正、または省電力化以下を設定することにより柔軟な基板配線を実現
- LVDSバススワッピング
- チャンネルスワッピング
- 差動信号ペアスワッピング
- データイネーブル極性を変更可
- EDID ROMアクセスでのDDC制御 – 最大400Kbit/秒のI²Cバスインターフェイス
その他のコントロールおよびシステムの特徴
デバイス設定
- 多様な選択が可能なマルチレベル設定ピン
- 標準モード（100Kbit/秒）と高速モード（400Kbit/秒）対応のI²Cバススレーブインターフェイス
パワーマネージメント
- 低電力ステート：DP AUXコマンド準拠の低電力モード（SET POWER）
- 専用ピンを使用した超省電力状態
全般
- 電源: レギュレータ内蔵:
- 3.3 V ±10 %（内蔵レギュレータ使用時）
- 3.3 V ±10 %、1.8 V ±5 %（内蔵レギュレータ不使用時）
- ESD: 8 kV HBM、1 kV CDM
- 動作温度範囲: 0 °C～70 °C
- HVQFN56パッケージ7 mm x 7 mm、0.4 mmピッチ、放熱および接地用パッド
アプリケーション
- LDCを内蔵したあらゆる組込機器
- AIOプラットフォーム
- ノートブックプラットフォーム
- ネットブック/ネットトップ