FPGAコンフィギュレーションとプログラミングの基礎を学ぶことができます。ここでは、FPGAで利用可能な機能に焦点を当てます。
コンフィギュレーションフローを深く理解し、コンフィギュレーションステータスを監視するためのステータスとコントロールレジスタを調べ、コンフィギュレーションデバッグのベストプラクティスを確認します。

設計制約とタイミング制約の手法を深く理解します。デザイン制約の入力オプション、デザイン制約の優先順位ルールとデザイン・インプリメンテーションへの影響を理解し、Constraints Propagation Engine (CPE)について学びます。設計制約およびタイミング制約を定義する際に注意すべき点についての推奨事項やヒントを得ることができます。

ラティスのPropel設計環境で利用可能なすべての機能とツールを紹介します。開発フローを説明しながら、Propel BuilderとPropel SDK（Software Development Kit）で利用可能な様々な機能について学びます。例えば、IPカタログを使用した柔軟なIPの統合、ファームウェア開発中のシステムメモリの管理、デバッグのためのOpenOCD（オンチップデバッグ）の使用、開発フローのTCLスクリプトなどがあります。

CertusPro-NX FPGA でサポートされる外部メモリ・インターフェイスを紹介します。このコースは、DDR/LPDDR の機能と仕様の概要から始まります。次に、すべてのアーキテクチャ・ブロック、メモリ・コントローラー・サブシステムを使用し、適切な初期化とトレーニングを行うことで、DDR/LPDDR メモリ・インターフェイスをデザインに実装する方法を説明します。

FPGAに実装するデザインを開発する際のさまざまなテクニックを紹介します。このコースでは、基本的な概念や注意すべき点を説明し、速度、面積、消費電力、または信頼性のためにデザインを最適化するためのアイデアを提供します。FPGAにデザインをインプリメントする際に重要な考慮事項であるクロック・ドメイン・クロッシング(CDC)と、CDCの問題を克服するために使用できるソリューションについて学びます。より安定し、最適化されたFPGAインプリメンテーションを設計するためのベスト・プラクティスを紹介します。

ラティスのPropelがFPGAベースのプロセッサシステムやSoC設計（System-on-Chip）の開発をどのように簡素化するかを学びます。このコースはPropelのハイレベルな紹介とその機能のデモンストレーションを提供します。

Lattice Radiant設計ソフトウェアをご紹介します。強力な設計ツールやインテリジェント・プランニング・ツール、高度な最適化エンジンや解析ツール、より正確な設計を実現するリアルタイム・デバッグ機能など、使いやすい設計環境をご紹介します。。

ラティスFPGAを使用したPCIeの実装に興味がありますか？このコースでは、PCIeプロトコル・スタックの理解、パケット構築、リンク・トレーニング、および列挙の実行方法、割り込みとエラー処理など、PCIeプロトコルの基礎を説明します。PCIeソリューションを構築するためにラティスIPをどのようにコンフィギュレーションできるかを知り、一般的な問題を解決するためのデバッグのヒントを得ます。